## INFORMATION PROCESSOR

Patent Number:

JP60014339

Publication date:

1985-01-24

Inventor(s):

TAMURA NOBORU

Applicant(s)::

**CANON KK** 

Requested Patent:

□ JP60014339

. . . . . . .

Application Number: JP19830121529 19830706

Priority Number(s):

IPC Classification:

G06F9/34; G06F9/30

EC Classification:

Equivalents:

#### **Abstract**

PURPOSE:To reduce the memory occupancy factor and to shorten the processing time for an information processor having a stack type memory control function, by using a new SST instruction. CONSTITUTION:When an SST instruction is designated by a program counter 20 via an address bus 22 during the execution of a program, the address data A following an SST code is read out to an address counter 13. Then a main control circuit 18 reads the contents of a memory address shown by the contents A of the counter 13 to an auxiliary register 21, outputs the contents of a stack register 12 to the bus 22, outputs the contents of the register 21 to a data bus 10 and writes the write signal to a memory address shown by the contents of the register 12. Then the register 12 is counted down by one, and the data A of the counter 13 is put on the bus 22. At the same time, the contents of an accumulator 16 are put on the bus 10 through an arithmetic circuit 17. Then the contents of the accumulator 16 are written to the indicated address A of the instruction SST.

Data supplied from the esp@cenet database - I2

THIS PAGE BLANGE CONTROL

### (P) 日本国特許庁 (JP)

⑩特許出願公開

## 砂公開特許公報(A)

昭60-14339

⑤Int. Cl.<sup>4</sup>G 06 F 9/349/30

識別記号

庁内整理番号 7361-5B 7361-5B 母公開 昭和60年(1985)1月24日

発明の数 1 審査請求 未請求

(全 6 頁)

### 创情報処理装置

@)特

昭58-121529

修正

額 昭58(1983)7月6日

@発 明 者

田村昇

東京都大田区下丸子3丁目30番

2号キヤノン株式会社内

⑪出 願 人 キャノン株式会社

東京都大田区下丸子 3 丁目30番

2号

砂代 理 人 弁理士 大塚康徳

切 細 電

1. 発明の名称

情极处理装置

2. 特許請求の範囲

命令語で指定されたメモリアドレスの内容をスタックレジスタの内容で指定されるメモリアドレスに書き込んだ後、前記命令語で指定されたメモリアドレスにアキュムレータの内容をおき込み、併せてスタックレジスタの内容を所定数更新する。前記命令語の実行手段を有することを特徴とする情報処理楽器。

3 . 発明の詳細な説明

技術分野

本発明は、スタック式メモリ管理機能を備えた 慣製処理装置に関するものである。

従来技術

従来より一般にスクック式メモリ管理機能を備えた情報処理整置はスタックレジスタあるいはスタックポインタと呼ばれる専用レジスタと、PUSH、PULLと呼ばれるスタックポインタの制御命令を備えている。

PUSH、PULL命令は、一般に次の称にその野行内容が定務されて使われている。

PUSH: スタックレジスクの内容が示すメモ リアドレスヘアキユムレータの内容を 書き 込み、その後 スクックレジスクの内容を 1 カウントダウンする。

特開昭60-14339(2)

PULL:スタックレジスタの内容を1カウントアップして後、その内容が示すメモリアドレスの内容をアキユムレータへ読み出す。

この様な情報処理装置で実際に上述命令を使用した従来のプログラム例をあげると第1図のようになる。このプログラムはメモリのA 希地の内容を、時メモリの別の香地に退避させ、次にメモリのA 希地を他の目的に従つて使用し、後に必要になった時に A 番地にもとの内容を数婦させる処理を成す。

ここでLDおよびST命令の実行内容は次の様に定義されている。

LD A: Aで折定したメモリフドレスの内容 をアキュムレータに読み出す。

ST A:アキユムレータの内容をAで指定し

3

内容を再びメモリA 番地に戻す。この状態でスタックレジスクの内容はBに戻り、メモリA 番地の内容は前記 1 のプログラムを実行したときの状態に復帰している。

たメモリアドレスへ書き込むふ "

また、スクックレジスクにはB(メモジアドレス)が格納されているものとする。

まず第1回の1で示されるプログラムを実行すると、命令「LD A」の実行でメモリA番地の内容がアキュムレータに読み出され、次に命令「PUSH」の実行でアキュムレータの内容がメタの内容がBー1になる。次に2で示されるプログラム中には命令「ST A」の実行でスタックレジスタの内容が1カウントアップされメモリB番地に その内容が1カウントアップされメモリB番地に イムルになるの内容が以前のものから変行すると、命令「PULL」の実行でスタックレジスタタの内容が1カウントアップされメモリB番地に

4

大水が、、従って4で水されるかはつで A 本番地から B + n - 1 番地から B + n - 1 番地から B + n - 1 番地から B + n - 1 が の A 番地から B + n - 1 が の A 番地から B + n - 1 が の A 番地から B + n - 1 が の A 番地から B + n - 1 が の A 番地から B + n - 1 が の A 番地から A + n - 1 が の A 番地から A + n - 1 が の A 番地から A + n - 2 が の A 番地から A + n - 2 が の A 番地から A + n - 2 が の A 番地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地がら A + n - 2 が の A 本地から A + n - 2 が の A 本地から A + n - 2 が の A 本地がら A + n - 2 が の A 本 か の A

日的

特開昭60-14339(3)

以上のように構成されたプロセッサ部の動作を以下に説明する。

館明化のために凶示しない。

ここで木発明により設けられた新しい命令「S ST A」の実行内容を次の様に定義する。

8

次に主制御回路 1 8 はスタックレジスタ 1 2 の 内容を 1 カウントダウンする (ステップ 4) . 更 に主制御回路 1 8 はアドレスカウンタ 1 3 にその

本発明は上述した従来技術の父点を除去できる \*\* その ツク式ノモリ管理機能をもつた的報処理装置を提供することを目的とする。

#### 灾趋例

以下図而に従って木発明の一支施例を詳細に、説明する。

第3 図は本発明に係る一実施例のマイクロコンピュータのプロセツサ部構成を示すプロツク 図である。図において、1 0 は内部のデータバス、斜線の22 はアドレスバスである。1 1 はメモリックで データバス 1 0 を介してデータを読み書きれたに でデータバス 1 0 を介してデータを読み書きれている。なおメモリ 1 1 に格納でいる 6 位 アキュムレータ、1 7 は 算 構 論理 のの 1 6 は アキュムレータ、1 5 は命令レジスタ、1 5 は命令レジスタ、1 5 は命令レジスタ、1 5 は命令レジスタ、1 5 は命令レジスタ、1 5 は命令レジスタ

7

SST A: Aで指定したメモリアドレスの内容を読み出し、その内容をスタックレジスタの内容が示すメモリアドレスへ出きこんだ後、アキユムレータの内容を前記Aで指定したメモリアドレスへ出き込み、併せてスタックレジスタの内容を1カウントダウンする。

特開昭60-14339(4)

ままのこつているアドレスデータAをアドレスパス22に乗せ、何時にアキュムレータ16の内容を算備論理旗貸回路17を通してそのままデータパス10に乗せることにより、命令「SST」の指示アドレスAにアキュムレータ16の内容を設き込む(ステップ5)。以上で命令「SSTA」の一連の動作は全て完了したので、主制御回路18は次の命令を命令レジスタ14に読み出すような動作に移行する。

実施例の加き新しい命令「SST」を使用することにより既に第1個、第2関で説明したプログラムの処理手順が非常に簡潔なものになる。第4 図は本発明に係る情報処理装践で実行するプログラムの一例であり、第1図で示したプログラムと同じ目的を達成する場合の処理手順を限数で実

J 1

法に従って実行された結果は第2回のものと同一 であるがプログラムのステップ数が格段に減少 し、かつ処理予順が簡略されていることが解る。

尚、SST命令の使用される処理は第4図や第5図で示した例に限られるものでない事は明らかである。

効果

以上説明した様に本発明によれば、従来複雑なプログラム機成を必要としたスタック命令を用いての処理において、全く新しい命令であるSST命令の処理の概念を移入し、これを達成するためのハードウェアの一部の追加、変更により、非常に解説なプログラムの処理手順で従来と同一の処理結果が得られ、プログラムのためのメモリ占有率が軽減でき、処理時間も短縮できるなど、様々な効果が得られる情報処理装置の提供が可能にな

行するプログラムのもう1つの例で、第2図でポレたプログラムと同じ目的を造成する場合の処理 手順を示している。第4図の6で示されるプログラムステンプの実行により、A 番地のメモリ内 が が スタックレジスタの内容で示される番地(これ、かつスタックレジスタの内容が A 番地に書き込まれ、かつスタックレジスタの内容が 1 カウントグウンされる。また、第5回の7、8で示されるプログラムの実行により、第2図の4、5で示された処理と同じ動作が可能になる事は容易に理解できるであろう。

ここではスタックレジスタの内容が自動的に J カウントダウンされることに従い、フアイルデー タの転送を第 2 圏のものとは逆にメモリの高い希 地から低い番地にむけて行うようにした。この方

1 2

る.

4. 図面の簡単な説明

第 1 図は従来のプログラムの一例を示す説明 図、

第2 図は従来のプログラムの他の例を示すフローチャート、

第3 図は本発明に係る一実施例のマイクロコン ピュータのプロセツサ部構成を示すプロツク図、

第4 図は木発明によるプログラムの一例を示す 説明図、

第5 図は本発明によるプログラムの他の例を示すフローチャート、

第 6 図は本発明に係る命令を実行する f 順を示す フローチャートである。

ここで、10…データバス、11…メモリ、 12…スタツクレジスタ、13…アドレスカウン タ、134 …命令レジスク、15 …命令デコーダ、 xxx6 … アキユムレータ、17 … 解衛 論理演算问 路、18 … 主制御回路、19 …制御パス、20 … プログラムカウンク、21 … 補助 レジスタ、 22 … アドレスパス、23 …制御銀である。

特 許 山 駒 人 キャノン株式会社 代理人 弁理士 大 塚 康 (中の)に成 での原文

YES

Ż

1

第

15

# 第 3 図



